

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-175424

(43)Date of publication of application : 14.07.1995

(51)Int.Cl.

G09F 9/37
G09G 3/34

(21)Application number : 05-322628

(71)Applicant : NIPPON MEKTRON LTD

(22)Date of filing : 21.12.1993


(72)Inventor : TAKANO SHOJI
WAKIMOTO YUJI
TOYAMA JIRO

(54) ELECTROPHORESIS MATRIX DISPLAY DEVICE

(57)Abstract:

PURPOSE: To provide an electrophotoreis matrix display device which is shortened in rewriting time and with which high-speed rewriting is possible.

CONSTITUTION: This electrophoresis matrix display device has a display device in which one electrode of one set of electrodes is constituted as a full-surface electrode and the other electrode as divided electrodes to permit discrete impression of voltages and a switching circuit SC which has a pair of transistors(TRs) Q constituted by cacade connecting emitters and collectors, connecting one terminal to a positive power source and the other terminal to a negative power source, connecting an output terminal T to the middle of both TRs Q, Q, connecting power sources of the same polarity as the polarity of the emitters of the respective TRs Q via capacitive elements C respectively to the respective bases and connecting the circuit elements of the previous stage thereto and impresses the positive voltage or negative voltage to one of the divided electrodes. The display device is so constituted as to hold the operation of the TRs Q for the time determined by discharge of the capacitive elements.



LEGAL STATUS

[Date of request for examination] 14.09.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3214644

[Date of registration] 27.07.2001

[Number of appeal against examiner's decision of

* NOTICES *

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] It comes to allot the display device it comes to allot the dispersed system for an electrophoresis display which contained the liquid phase dispersion medium and the particle in inter-electrode [of the lot which counters mutually] to in the shape of [which consists of a line and a train] a matrix. In the electrophoresis matrix display equipment which displays by impressing electric field to inter-electrode [of each of said display device], and producing the migration of said dispersion medium the electrode of said lot The matrix display equipment with which one electrode consisted of whole surface electrodes as a division electrode with which the electrode of another side can impress an electrical potential difference according to each display device, An emitter-collector is cascaded, on the other hand, an edge is connected to a positive supply, an another side edge is connected to a negative supply, and an output terminal is connected in the middle of both transistors. And it has the transistor of a pair with which it comes to connect a preceding paragraph circuit element while the same polar power source as the emitter of each of said transistor is connected to each base through a capacitive component, respectively. Electrophoresis matrix display equipment with which only time amount which offers the switching circuit which impresses a forward electrical potential difference or a negative electrical potential difference to one division electrode corresponding to one of said the display devices, and becomes settled by discharge of said capacitive component is characterized by carrying out maintenance of said transistor of operation.

[Claim 2] Electrophoresis matrix display equipment which was made to perform charge to said capacitive component in equipment according to claim 1 by making one line or one train of said matrix into a unit.

[Claim 3] Electrophoresis matrix display equipment which was made to make size the charging time value of said capacitive component rather than the display response time of said display device, and to rewrite in equipment according to claim 1 with superposition in time as a unit in every one line or train of said matrix.

[Translation done.]

*** NOTICES ***

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the configuration of the circuit which starts the equipment which performs a display action using an electrophoresis operation, especially impresses an electrical potential difference to an electrode for a display action.

[0002]

[Description of the Prior Art] An electrophoresis display displays the contents of a request by allotting the dispersed system for a display which made the white-pigments particle distribute for example, in a black liquid dispersion medium to inter-electrode [by which opposite arrangement of the lot was carried out], impressing the electric field according to the contents which should be rewritten to inter-electrode to it, and moving a lifting and a particle for an electrophoresis operation to it. In this case, the migration situation of a particle is decided by the electric field to impress, and a display is performed so that that situation may be observed through a transparent electrode.

[0003] A display performs rewriting of one element or a by [1 trains] display by contrast's arising, supplying a selection signal from the electrode group of one group between two electrode groups which counter, and supplying forward electric field or negative electric field as an information signal from the electrode group of the group of another side according to the field strength and the direction which are impressed.

[0004] Although impression of electric field should just be performed by identifying the selected display device and the display device which is not chosen, an unnecessary electrical potential difference, i.e., the so-called cross talk electrical potential difference, may be impressed also to the display device which is not chosen, and a display becomes indistinct.

[0005] In order to prevent this, he is trying to prepare a switching device in each division electrode by using another side as a division electrode, using one side of the electrode which counters as a whole surface electrode. And only the line which rewrites supplies a power source and rewriting of a display impresses a control signal to each train, and only the response time of a display device gives the output from a drive transistor, and it displays one line at a time.

[0006]

[Problem(s) to be Solved by the Invention] In order that [in the matrix which consists of display devices] only the response time of a display device may impress the signal, it requires time amount for rewriting of the whole matrix surface, and an unnatural feeling is shown one line at a time in a display. Moreover, when a display is many-dot--ization-constituted, it becomes so long that rewriting time amount increases in proportion to a line count and is not used.

[0007] This invention was made in consideration of the above-mentioned point, and aims at rewriting time amount being shortened and offering the electrophoresis matrix display equipment in which high-speed rewriting is possible.

[0008]

[Means for Solving the Problem] By this invention, for the above-mentioned purpose achievement, to inter-electrode [of the lot according to claim 1 which counters mutually] In the electrophoresis matrix display equipment which displays by coming to allot the dispersed system for an electrophoresis display containing a liquid phase dispersion medium and a particle, impressing electric field to inter-electrode [said], and producing the migration of said dispersion medium The display with which one electrode is a whole surface electrode,

and, as for the electrode of said lot, was constituted as a division electrode with which the electrode of another side can impress an electrical potential difference according to an individual, An emitter-collector is cascaded, on the other hand, an edge is connected to a positive supply, an another side edge is connected to a negative supply, and an output terminal is connected in the middle of both transistors. And it has the transistor of a pair with which it comes to connect a preceding paragraph circuit element while the same polar power source as the emitter of each of said transistor is connected to each base through a capacitive component, respectively. The switching circuit which impresses a forward electrical potential difference or a negative electrical potential difference to one of said the division electrodes is offered. The electrophoresis matrix display equipment with which only time amount which becomes settled by discharge of said capacitive component is characterized by carrying out maintenance of said transistor of operation, And the electrophoresis matrix display equipment which was made to perform charge to said capacitive component by making one line or one train of said matrix in equipment [according to claim 2] according to claim 1 into a unit, The charging time value of said capacitive component in equipment [according to claim 3] according to claim 1 is made into size rather than the display response time of said display device, and the electrophoresis matrix display equipment which was made to rewrite with superposition in time as a unit in every one line or train of said matrix is offered.

[0009]

[Function] As for equipment according to claim 1, electric field are impressed between the whole surface electrode of a display, and each division electrode. As for each division electrode, an electrical potential difference is impressed through an output terminal from that as which it was chosen of the transistors of the pair of a switching circuit. Selection of a transistor is performed, when a preceding paragraph circuit element operates according to a control signal and turns ON only one side of the transistor of a pair. Under the present circumstances, the operating time of a transistor is held only for the charging time value of the capacitive component prepared in the base of the transistor of a pair. A display is performed, when an electrical potential difference is impressed between a division electrode and a whole surface electrode with the selected transistor and the particle in the dispersion medium for a display performs a migration operation. And the division electrode corresponding to the transistor which an electrical potential difference is not impressed to the transistor which is not chosen, therefore is not chosen does not display.

[0010] Equipment according to claim 2 rewrites the contents of a display by charging a capacitive component for one line or one train of a matrix as a unit.

[0011] Equipment according to claim 3 rewrites with superposition in time considering one line or one train of a matrix as a unit to the display with which the charging time value of a capacitive component is made into size rather than the response time of a display device.

[0012]

[Effect of the Invention] Since this invention was constituted as mentioned above, it does the following effectiveness so.

[0013] Since the capacitive component was first connected to the base of the transistor for choosing only the transistor connected with the division electrode of a request of electrophoresis matrix equipment according to the configuration of claim 1, maintenance of operation can be made to perform to a transistor using the charging time value of a capacitive component.

[0014] Moreover, according to the configuration of claim 2, since the contents of a display are performed considering one line or one train of a matrix as one unit, the contents of a display are quickly rewritable.

[0015] Since the charging time value of a capacitive component which determines display time is still longer than the response time of a display device according to the configuration of claim 3, the contents of a display can make rewriting of the contents of a display able to maintain [charging time value / of a capacitive component] as a line quickly, and it can consider as a legible display.

[0016]

[Example] Drawing 1 shows the configuration of the electrophoresis matrix display equipment which applies this invention. In this drawing, E1 is a whole surface electrode, and it connects with GND and it will be in a touch-down condition. E2 is the division electrode by which opposite arrangement was carried out at the whole surface electrode E1, and each division electrode is terminals T1 and T2 and T3, respectively. -- It connects with Tn. These terminals T1 and T2, T3 -- Tn is connected to forward or negative power-source +V or -V according to the contents of a display which a display should perform.

[0017] And as for the display device in which the display device with the terminal T1 by which the division electrode was connected to forward power-source +V has the terminal T2 connected to negative power-source-V to a particle approaching a division electrode side like illustration, a particle approaches a whole surface electrode side. A display is rewritable by moving this particle in an electrophoresis operation. Even if the rewritten display stops impression of an electrical potential difference, it maintains a display as it is.

[0018] Drawing 2 shows the circuit which performs electrical-potential-difference impression to four display devices for every division electrode in drawing 1. A sign is attached and explained about one of four display devices in this drawing.

[0019] This circuit is constituted as a circuit which offered switching circuit SC with the terminals T1 and T2 of a display device, and the output terminal T connected to T3-- on each display devices. And in order to carry out the line and train arrangement of this switching circuit SC so that a matrix may be constituted like illustration, to form the control input terminal S in order to give a control signal for every line, and to give a control signal for every train, the control signal input terminal C is formed. The connection relation with a power source is not illustrated.

[0020] Drawing 3 shows the internal configuration of switching circuit SC of drawing 2 to a detail. That is, one switching circuit SC has four transistors Q1, Q2, Q3, and Q4 as a switching element. Each [these] transistor Q1 thru/or Q4 have composition which controls Q1 and Q2 which are an output transistor by the control transistors Q3 and Q4 allotted to the preceding paragraph. Here, the control transistor Q3 of an NPN form is combined with the output transistor Q1 of a PNP form, and the control transistor Q4 of an PNP form is combined with the output transistor Q2 of an NPN form. And the control transistors Q3 and Q4 are connected to the control signal input terminals S1 and S2 for line selection in each of that emitter, and each base is connected to the control signal input terminals C1 and C2 for train selection.

[0021] The combination of a control transistor and an output transistor, for example, the control transistor Q3 of an NPN form and the output transistor Q1 of an PNP form While the collector of the control transistor Q3 is connected to the base of the output transistor Q1 through resistance R1, it connects with power-source +V through the capacitor C1. The emitter of the output transistor Q1 is connected to power-source +V, common connection of the collector is made with the collector of the output transistor Q2 of another NPN form, and it is connected to the output terminal T.

[0022] The output transistor Q2 of this NPN form is a power source to which the emitter of the other end of a capacitor C2 and the output transistor Q2 is connected although it is combined with the control transistor Q4 of an PNP form and resistance R2 and a capacitor C2 are connected similarly. - It is V.

[0023] ON of each output transistor in this circuit and OFF are performed by controlling ON of a control transistor, and OFF. In an NPN form, this is performed by making the base more high-level than an emitter, and is performed by making an emitter more high-level than the base by the PNP form.

[0024] Now, in this circuit, supposing the control signal of - is temporarily given from the control signal input terminal S1 for line selection, and a control signal is not given to other control signal input terminals including the control signal input terminal C1 for train selection but it is 0 potential, the control transistor Q3 will be turned on, and the output transistor Q1 will be turned on, and a capacitor C1 will be charged. The charging time is easy to consider as several 100n second.

[0025] The charge charge of a capacitor C1 begins to discharge by the time constant C1 and R1 through the base-emitter of resistance R1 and the output transistor Q1, while impression of the control signal of - to the control signal input terminal S1 finishes and the emitter of the control transistor Q3 becomes the 0 same potential as the base. And between this charging time value, since the output transistor Q1 maintains an ON state, it is carried out to an output terminal T by an output signal's arising and the display by the display continuing.

[0026] As for the control signal input terminals S1, S2, C1, and C2, + or - electrical potential difference is given by 0 at the time of an owner signal at the time of a non-signal, respectively. The signal level at the time of an owner signal and a non-signal is shown in () shown in the side of each control signal input terminal in drawing 3.

[0027] Drawing 4 shows signs that the holding time of the output transistor Q2 of operation changes, when its capacity per [in the circuit of drawing 3] another capacitor C2 is changed. This drawing shows that the holding time of the output transistor Q2 of operation changed from about 200m second to 650 m seconds, when

changing the capacity of a capacitor C2 from 47nF(s) to 130nF(s), having used resistance R2 as 1 M omega. [0028] This can perform charge of a capacitor in several 100n second, I hear that several 100m second continuation is carried out, there is maintenance actuation after charge, rewriting of the contents of a display is performed extremely for a short time, and the display action based on it means the thing [that it can be made to continue 1000 times]. A display device will answer by discharge termination, and therefore, holding the output for a display, if the capacitor for rewriting of the contents of a display is charged without being concerned with it even if the response of a display device is slow is continued till charging-time-value termination. Although the bipolar form was used as a transistor in the above-mentioned example, the transistor of other electric conduction formats including an electric field effect form may be used.

[Translation done.]


* NOTICES *

JPO and NCIPi are not responsible for any damages caused by the use of this translation.


1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DRAWINGS


[Drawing 1]




[Drawing 2]



[Drawing 3]



[Drawing 4]



[Translation done.]

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-175424

(43)Date of publication of application : 14.07.1995

(51)Int.Cl.

G09F 9/37

G09G 3/34

(21)Application number : 05-322628

(71)Applicant : NIPPON MEKTRON LTD

(22)Date of filing : 21.12.1993


(72)Inventor : TAKANO SHOJI
WAKIMOTO YUJI
TOYAMA JIRO

(54) ELECTROPHORESIS MATRIX DISPLAY DEVICE

(57)Abstract:

PURPOSE: To provide an electrophotoreis matrix display device which is shortened in rewriting time and with which high-speed rewriting is possible.

CONSTITUTION: This electrophoresis matrix display device has a display device in which one electrode of one set of electrodes is constituted as a full-surface electrode and the other electrode as divided electrodes to permit discrete impression of voltages and a switching circuit SC which has a pair of transistors (TRs) Q constituted by cascade connecting emitters and collectors, connecting one terminal to a positive power source and the other terminal to a negative power source, connecting an output terminal T to the middle of both TRs Q, Q, connecting power sources of the same polarity as the polarity of the emitters of the respective TRs Q via capacitive elements C respectively to the respective bases and connecting the circuit elements of the previous stage thereto and impresses the positive voltage or negative voltage to one of the divided electrodes. The display device is so constituted as to hold the operation of the TRs Q for the time determined by discharge of the capacitive elements.



LEGAL STATUS

[Date of request for examination]

14.09.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3214644

[Date of registration]

27.07.2001

[Number of appeal against examiner's decision]

of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-175424

(43) 公開日 平成7年(1995)7月14日

(51) Int. Cl.⁶

G 0 9 F 9/37

G 0 9 G 3/34

識別記号

3 1 1 A

庁内整理番号

7610-5G

C 9378-5G

F I

技術表示箇所

審査請求 未請求 請求項の数3 O L (全 5 頁)

(21) 出願番号 特願平5-322628

(22) 出願日 平成5年(1993)12月21日

(71) 出願人 000230249

日本メクトロン株式会社

東京都港区芝大門1丁目12番15号

(72) 発明者 高 野 祥 司

千葉県我孫子市我孫子79番地9号

(72) 発明者 脇 本 雄 二

茨城県稲敷郡茎崎町宝陽台13-4 宝陽館
202号

(72) 発明者 外 山 二 郎

茨城県北相馬郡守谷町久保ヶ丘1-27-1


(74) 代理人 弁理士 佐藤 一雄 (外2名)

(54) 【発明の名称】 電気泳動マトリックス表示装置

(57) 【要約】 (修正有)

【目的】 書換時間が短縮されて高速書換が可能な電気泳動マトリックス表示装置を提供する。

【構成】 一組の電極は、一方の電極が全面電極で、他方の電極が個別に電圧を印加できる分割電極として構成された表示装置と、エミッターコレクタが縦属接続されて一方端が正電源に、他方端が負電源に接続されて両トランジスタQ、Qの中間に出力端子Tが接続され、かつ各ベースにはそれぞれ容量性素子Cを介して前記各トランジスタQのエミッタと同一極性の電源が接続されるとともに前段回路要素が接続されてなる一対のトランジスタQを有し、前記分割電極の一つに正電圧または負電圧を印加するスイッチング回路S Cとをそなえ、前記容量性素子の放電により定まる時間だけ前記トランジスタQを動作保持させるようにしたことを特徴とする電気泳動マトリックス表示装置。



【特許請求の範囲】

【請求項1】互いに対向する一組の電極間に、液相分散媒と粒子とを含んだ電気泳動表示用分散系が配されてなる表示素子を行および列で構成されるマトリクス状に配してなり、前記各表示素子の電極間に電界を印加して前記分散媒の泳動を生じさせることにより表示を行う電気泳動マトリクス表示装置において、

前記一組の電極は、一方の電極が全面電極で、他方の電極が各表示素子別に電圧を印加できる分割電極として構成されたマトリクス表示装置と、

エミッターコレクタが縦属接続されて一方端が正電源に、他方端が負電源に接続されて両トランジスタの間に出力端子が接続され、かつ各ベースにはそれぞれ容量性素子を介して前記各トランジスタのエミッタと同一極性の電源が接続されるとともに前段回路要素が接続されてなる一対のトランジスタを有し、前記表示素子の一つに対応する一つの分割電極に正電圧または負電圧を印加するスイッチング回路とをそなえ、

前記容量性素子の放電により定まる時間だけ前記トランジスタを動作保持させるようにしたことを特徴とする電気泳動マトリクス表示装置。

【請求項2】請求項1記載の装置において、前記マトリクスの1行または1列を単位として前記容量性素子への充電を行うようにした電気泳動マトリクス表示装置。

【請求項3】請求項1記載の装置において、前記容量性素子の放電時間を前記表示素子の表示応答時間よりも大とし、前記マトリクスの1行または1列毎を単位として時間的に重ね合わせながら書換を行うようにした電気泳動マトリクス表示装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は電気泳動作用を利用して表示動作を行う装置に係り、とくに表示動作のために電極に電圧を印加する回路の構成に関する。

【0002】

【従来の技術】電気泳動表示装置は、一組の対向配置された電極間に、たとえば黒色液体分散媒中に白色顔料微粒子を分散せしめた表示用分散系を配し、電極間に書換すべき内容に応じた電界を印加して電気泳動作用を起こし、微粒子を移動させることにより所望内容の表示を行わせるものである。この場合、印加する電界により微粒子の移動状況が決まり、その状況を透明電極を通して観察するように表示が行われる。

【0003】表示は、印加される電界の強さ、方向によってコントラストが生じるものであり、対向する2つの電極群のうち一方の組の電極群から選択信号を供給し、他方の組の電極群から正電界または負電界を情報信号として供給することにより1素子または1列づつ表示の書換を行う。

【0004】電界の印加は、選択された表示素子と選択

されていない表示素子とが識別されて行われればよいのであるが、選択されていない表示素子にも不要な電圧、つまりいわゆるクロストーク電圧が印加されることがあり、表示が不鮮明になる。

【0005】これを防ぐために、対向する電極の一方を全面電極、他方を分割電極として個々の分割電極にスイッチ素子を設けるようにしている。そして、表示の書換は書換を行う行のみ電源を供給し、各列に制御信号を印加して表示素子の応答時間だけ駆動トランジスタからの出力を与えて1行づつ表示を行う。

【0006】

【発明が解決しようとする課題】表示素子で構成されるマトリクスにおける1行づつ表示素子の応答時間だけ信号を印加していくため、マトリクス全面の書換に時間がかかり、表示に不自然感がある。また、表示装置を多ドット化構成した場合、書換時間が行数に比例して増加し、実用にならないほど長くなる。

【0007】本発明は上述の点を考慮してなされたもので、書換時間が短縮されて高速書換が可能な電気泳動マトリクス表示装置を提供することを目的とする。

【0008】

【課題を解決するための手段】上記目的達成のため、本発明では、請求項1記載の、互いに対向する一組の電極間に、液相分散媒と粒子とを含んだ電気泳動表示用分散系が配されてなり、前記電極間に電界を印加して前記分散媒の泳動を生じさせることにより表示を行う電気泳動マトリクス表示装置において、前記一組の電極は、一方の電極が全面電極で、他方の電極が個別に電圧を印加できる分割電極として構成された表示装置と、エミッターコレクタが縦属接続されて一方端が正電源に、他方端が負電源に接続されて両トランジスタの間に出力端子が接続され、かつ各ベースにはそれぞれ容量性素子を介して前記各トランジスタのエミッタと同一極性の電源が接続されるとともに前段回路要素が接続されてなる一対のトランジスタを有し、前記分割電極の一つに正電圧または負電圧を印加するスイッチング回路とをそなえ、前記容量性素子の放電により定まる時間だけ前記トランジスタを動作保持させるようにしたことを特徴とする電気泳動マトリクス表示装置、および請求項2記載の、請求項1記載の装置における前記マトリクスの1行または1列を単位として前記容量性素子への充電を行うようにした電気泳動マトリクス表示装置、請求項3記載の、請求項1記載の装置における前記容量性素子の放電時間を前記表示素子の表示応答時間よりも大とし、前記マトリクスの1行または1列毎を単位として時間的に重ね合わせながら書換を行うようにした電気泳動マトリクス表示装置、を提供する。

【0009】

【作用】請求項1記載の装置は、表示装置の全面電極と各分割電極との間に、電界が印加される。各分割電極

は、スイッチング回路の一对のトランジスタのうちの選択されたものから出力端子を介して電圧が印加される。トランジスタの選択は、前段回路要素が制御信号に応じて動作し一对のトランジスタの一方のみをオンにすることにより行われる。この際、一对のトランジスタのベースに設けられた容量性素子の放電時間だけトランジスタの動作時間が保持される。選択されたトランジスタにより、分割電極と全面電極との間に電圧が印加されて表示用分散媒における粒子が泳動作用を行うことにより表示が行われる。そして、選択されないトランジスタには電圧が印加されず、したがって選択されないトランジスタに対応する分割電極は表示を行わない。

【0010】請求項2記載の装置は、マトリクスの1行または1列を単位として容量性素子の充電を行うことにより表示内容の書換を行う。

【0011】請求項3記載の装置は、容量性素子の放電時間が表示素子の応答時間よりも大としてある表示装置に、マトリクスの1行または1列を単位として時間的に重ね合わせながら書換を行う。

【0012】

【発明の効果】本発明は上述のように構成したため、次のような効果を奏する。

【0013】まず請求項1の構成によれば、電気泳動マトリクス装置の所望の分割電極につながるトランジスタのみを選択するためのトランジスタのベースに容量性素子を接続したため、容量性素子の放電時間を利用してトランジスタに動作保持を行わせることができる。

【0014】また請求項2の構成によれば、表示内容がマトリクスの1行または1列を1単位として行われるため、表示内容の書換が迅速に行える。

【0015】さらに請求項3の構成によれば、表示時間を決める容量性素子の放電時間が表示素子の応答時間よりも長いから、表示内容の書換を迅速に行っても表示内容は容量性素子の放電時間だけ持続させることができ、見やすい表示とすることができる。

【0016】

【実施例】図1は、本発明を適用する電気泳動マトリクス表示装置の構成を示したものである。同図において、E1は全面電極であり、GNDに接続されて接地状態になる。E2は、全面電極E1に対向配置された分割電極であり、各分割電極はそれぞれ端子T1、T2、T3…Tnに接続されている。これらの端子T1、T2、T3…Tnは、表示装置が行うべき表示内容に応じて正または負の電源+Vまたは-Vに接続される。

【0017】そして、正の電源+Vに分割電極が接続された端子T1を持つ表示素子は、図示のように分割電極側に粒子が寄るのに対し、負の電源-Vに接続された端子T2を持つ表示素子は、全面電極側に粒子が寄る。この粒子を電気泳動作用で移動させることにより表示の書換を行うことができる。書き換えられた表示は、電圧の

印加を停止してもそのままの表示を保つ。

【0018】図2は、図1における各分割電極毎の4つの表示素子に対して電圧印加を行う回路を示したものである。同図における4つの表示素子のうちの1つについて符号を付して説明する。

【0019】この回路は、表示素子の端子T1、T2、T3…に接続される出力端子Tを持ったスイッチング回路SCを各表示素子用にそなえた回路として構成されている。そして、このスイッチング回路SCは、図示のようにマトリクスを構成するように行・列配置されており、各行ごとに制御信号を与えるために制御入力端子Sが設けられ、また各列ごとに制御信号を与えるために制御信号入力端子Cが設けられている。電源との接続関係は図示していない。

【0020】図3は、図2のスイッチング回路SCの内部構成を詳細に示したものである。すなわち、1つのスイッチング回路SCは、スイッチング要素として4つのトランジスタQ1、Q2、Q3、Q4を有する。これら各トランジスタQ1ないしQ4は、出力トランジスタであるQ1、Q2を前段に配された制御トランジスタQ3、Q4により制御する構成となっている。ここで、PNP形の出力トランジスタQ1にはPNP形の制御トランジスタQ3が、またPNP形の出力トランジスタQ2にはPNP形の制御トランジスタQ4が組み合わされている。そして、制御トランジスタQ3、Q4は、その各エミッタが行選択用の制御信号入力端子S1、S2に接続され、また各ベースが列選択用の制御信号入力端子C1、C2に接続されている。

【0021】制御トランジスタと出力トランジスタとの組み合わせ、たとえばPNP形の制御トランジスタQ3とPNP形の出力トランジスタQ1とは、制御トランジスタQ3のコレクタが抵抗R1を介して出力トランジスタQ1のベースに接続されているとともにコンデンサC1を介して電源+Vに接続されており、出力トランジスタQ1のエミッタが電源+Vに接続され、コレクタがもう一つのPNP形の出力トランジスタQ2のコレクタと共通接続されて出力端子Tに接続されている。

【0022】このPNP形の出力トランジスタQ2は、PNP形の制御トランジスタQ4と組み合わされており、同様に抵抗R2、コンデンサC2が接続されているが、コンデンサC2の他端および出力トランジスタQ2のエミッタが接続される電源は-Vである。

【0023】この回路における各出力トランジスタのオン、オフは、制御トランジスタのオン、オフを制御することにより行う。これはPNP形では、ベースをエミッタよりもハイレベルにすることにより行い、またPNP形ではエミッタをベースよりもハイレベルにすることにより行う。

【0024】いま、この回路において、仮に行選択用の制御信号入力端子S1から一の制御信号が与えられ、列

選択用制御信号入力端子 C 1 を含めて他の制御信号入力端子には制御信号が与えられず 0 電位であるとする、制御トランジスタ Q 3 がオンになり出力トランジスタ Q 1 がオンになり、かつコンデンサ C 1 を充電する。充電時間は数 100 n 秒とすることが容易である。

【0025】コンデンサ C 1 の充電電荷は、制御信号入力端子 S 1 への一の制御信号の印加が終わり制御トランジスタ Q 3 のエミッタがベースと同じ 0 電位になると同時に、抵抗 R 1 および出力トランジスタ Q 1 のベースエミッタを介して時定数 $C 1 \cdot R 1$ によって放電され始める。そして、この放電時間の間、出力トランジスタ Q 1 がオン状態を保つから出力端子 T に出力信号が生じて表示装置による表示が継続して行われる。

【0026】制御信号入力端子 S 1、S 2、C 1 および C 2 は、それぞれ無信号時は 0 で有信号時は + または - 電圧が与えられる。図 3 における各制御信号入力端子の脇に示した () 内に無信号時および有信号時の信号レベルを示してある。

【0027】図 4 は、図 3 の回路におけるもう一つのコンデンサ C 2 につき、その容量を変化したときに出力トランジスタ Q 2 の動作保持時間が変化する様子を示したものである。この図では、抵抗 R 2 を 1 M Ω としてコンデンサ C 2 の容量を 47 nF から 130 nF まで変化したときに出力トランジスタ Q 2 の動作保持時間がほぼ 200 m 秒から 650 m 秒まで変化したことを示している。

【0028】このことは、コンデンサの充電は数 100

n 秒で行え、充電後の保持動作は数 100 m 秒持続するというものであり、表示内容の書換はきわめて短時間に行ってそれに基づく表示動作はその 1000 倍持続させることができることを意味している。したがって、表示素子の応答が遅くてもそれには関わらずに表示内容の書換のためのコンデンサの充電を行っておけば放電終了までに表示素子が応答しかつ表示のための出力を放電時間終了まで保持し続ける。上記実施例ではトランジスタとしてバイポーラ形を用いたが、電界効果形を始めとする他の導電形式のトランジスタを用いてもよい。

【図面の簡単な説明】

【図 1】本発明の適用対象である電気泳動表示装置の構成を示す図。

【図 2】図 1 に示す表示装置を駆動する回路を示す図。

【図 3】本発明の一実施例における回路の詳細構成を示す図。

【図 4】図 3 の回路における容量性素子 C 2 の容量と動作保持時間との関係を示す特性図。

【符号の説明】

E 1 全面電極

E 2 分割電極

Q トランジスタ

SC スイッチング回路


SW スイッチ

S 行選択用制御信号入力端子


C 列選択用制御信号入力端子

T 出力端子


【図 1】



【図 2】



【図 3】



【図 4】

